<?xml version="1.0" encoding="UTF-8"?>
<root>
	<!-- Example -->
		<!-- CacheMsg.getMsg("edit_ID2") -->
	<!-- For 'button' -->
	<buttonClass>
		<item id="button_ID01">设计输入</item>
		<item id="button_ID02">调用Xilinx工具</item>
		<item id="button_ID03">设计实现</item>
		<item id="button_ID04">DRC/Bitgen </item>
		<item id="button_ID05">浏览...</item>
		<item id="button_ID06">加文件</item>
		<item id="button_ID07">减文件</item>
		<item id="button_ID08">确定</item>
		<item id="button_ID09">取消</item>
		<item id="button_ID10">低</item>
		<item id="button_ID11">标准</item>
		<item id="button_ID12">高</item>
		<item id="button_ID13">新建</item>
		<item id="button_ID14">添加</item>
		<item id="button_ID15">时序驱动</item>
		<item id="button_ID16">面积驱动</item>
		<item id="button_ID17">读入EDIF文件</item>
		<item id="button_ID18">RTL综合</item>
		<item id="button_ID20">XDL 文件</item>
		<item id="button_ID21">网表文件</item>
		<item id="button_ID23">布线驱动</item>
		<item id="button_ID24">RTL 描述</item>
		<item id="button_ID25">EDIF 网表</item>
		<item id="button_ID26">报告</item>
		<item id="button_ID27">刷新</item>
		<item id="button_ID28">展开</item>
		<item id="button_ID29">收缩</item>
		<item id="button_ID30">输出 SDF</item>
		<item id="button_ID31">输出物理层次</item>
		<item id="button_ID32">输出位置</item>
		<item id="button_ID33">输出逻辑网表</item>
		<item id="button_ID34">优化模式</item>
		<item id="button_ID35">最大限度</item>
		<item id="button_ID36">完成</item>
		<item id="button_ID37">上一步</item>
		<item id="button_ID38">下一步</item>
		<item id="button_ID39">重新映射</item>
		<item id="button_ID40">映射及组装</item>
		<item id="button_ID41">iob_dff 吸收阈值 %</item>
		<item id="button_ID42">保存</item>
		<item id="button_ID43">设置</item>
		<item id="button_ID44">缺省设置</item>
		<item id="button_ID45">布线优化强度</item>
		<item id="button_ID46">时序优化强度</item>
		<item id="button_ID47">设置字体</item>
		<item id="button_ID48">查看布局</item>
		<item id="button_ID49">查看管脚配置</item>
		<item id="button_ID50">是</item>
		<item id="button_ID51">否</item>
		<item id="button_ID52">报告和分析</item>
		<item id="button_ID53">综合/映射</item>
		<item id="button_ID54">映射优化强度</item>
		<item id="button_ID55">映射优化模式</item>
		<item id="button_ID56">LUT输入个数</item>
		<item id="button_ID57">显示详细信息</item>
		<item id="button_ID58">列表视图</item>
		<item id="button_ID59">直观视图</item>
		<item id="button_ID60">清除</item>
		<item id="button_ID61">设置优化选项</item>
		<item id="button_ID62">组装优化强度</item>
		<item id="button_ID63">布局优化强度</item>
		<item id="button_ID64">退出</item>
		<item id="button_ID65">布局种子(非零整数)</item>
		<item id="button_ID66">其它布局选项</item>
		<item id="button_ID100">实时片上调试</item>
		<item id="button_ID100A">实时片上调试</item>
		<item id="button_ID105">实现-&gt;下载</item>
		<item id="button_ID110">实时调试</item>
		<item id="button_ID115">IP Creator</item>
		<item id="button_ID116">查看网表</item>
		<item id="button_ID117">设计管理</item>
		<item id="button_ID201">IO的PULL模式</item>
		<item id="button_ID205">将未使用IO设置成高阻态</item>
		<item id="button_ID301">设置隐藏选项</item>
	</buttonClass>
	<!-- For 'label' -->
	<labelClass>
		<item id="label_ID01">工程名称：</item>
		<item id="label_ID02">顶层模块：</item>
		<item id="label_ID03">工作目录：</item>
		<item id="label_ID04">器件类型：</item>
		<item id="label_ID05">源文件：</item>
		<item id="label_ID06">组装优化</item>
		<item id="label_ID07">布局优化</item>
		<item id="label_ID08">布线优化</item>
		<item id="label_ID11">输出目录：</item>
		<item id="label_ID12">约束文本：</item>
		<item id="label_ID13">约束向导：</item>
		<item id="label_ID14">优化强度</item>
		<item id="label_ID15">原始器件：</item>
		<item id="label_ID16">输出文件</item>
		<item id="label_ID17">布局后输出</item>
		<item id="label_ID18">资源占用率：</item>
		<item id="label_ID19">设计输入：</item>
		<item id="label_ID20">布线后输出</item>
		<item id="label_ID21">网表文件：</item>
		<item id="label_ID22">ISE 安装路径：</item>
		<item id="label_ID23">Synplify 安装路径：</item>
		<item id="label_ID24">Precision 安装路径：</item>
		<item id="label_ID25">项目名称和输出目录</item>
		<item id="label_ID26">选择目标器件</item>
		<item id="label_ID26-0">器件族</item>
		<item id="label_ID26-A">芯核</item>
		<item id="label_ID26-B">封装</item>
		<item id="label_ID26-C">速度等级</item>
		<item id="label_ID26-D">工作环境</item>
		<item id="label_ID27">设计输入类型</item>
		<item id="label_ID28">RTL 输入：</item>
		<item id="label_ID29">全局设置</item>
		<item id="label_ID30">流程设置</item>
		<item id="label_ID31">约束文件</item>
		<item id="label_ID32">使用约束编辑器</item>
		<item id="label_ID33">工程管理</item>
		<item id="label_ID34">RAM 识别与映射</item>
		<item id="label_ID35">ROM 识别与映射</item>
		<item id="label_ID36">有限状态机优化</item>
		<item id="label_ID37">表达式优化</item>
		<item id="label_ID38">MUX 优化</item>
		<item id="label_ID39">目标时钟频率FMAX (MHz)</item>
		<item id="label_ID40">单元</item>
		<item id="label_ID41">使用</item>
		<item id="label_ID42">总数</item>
		<item id="label_ID43">比率</item>
		<item id="label_ID50">DSP识别与映射</item>
		<item id="label_ID51">资源共享</item>
		<item id="label_ID52">冗余寄存器消除</item>
		<item id="label_ID53">Verilog include 路径</item>
		<item id="label_ID54">移位寄存器识别与映射</item>
		<item id="label_ID55">SystemVerilog模式</item>
		<item id="label_ID56">门控/生成时钟转换</item>
		<item id="label_ID57">禁止插入IO缓冲器</item>
		<item id="label_ID60">生成二进制文件格式</item>
		<item id="label_ID61">压缩比特流</item>
		<item id="label_ID62">比特流中不含CRC</item>
		<item id="label_ID63">生成逆序二进制文件格式</item>
		<item id="label_ID64">详细输出信息</item>
		<item id="label_ID65">附加配置信息</item>
		<item id="label_ID68">逐帧CRC校验</item>
		<item id="label_ID69">其它bitgen选项</item>
		<item id="label_ID70">重配置IO状态保持</item>
		<item id="label_ID71">保留SSPI接口配置功能</item>
		<item id="label_ID72">保留I2C接口配置功能</item>
		<item id="label_ID73">DCLK频率</item>
		<item id="tip_ID65">示例: master_spi_port=disabled|ext_crystal=on</item>
		<item id="tip_ID66">示例: -compress_line_len 64</item>
		<item id="label_ID66">用户强制中断执行</item>
		<item id="label_ID67">总进度</item>
	</labelClass>
	<!-- For 'dialog' -->
	<dialogClass>
		<item id="dialog_ID01">设置工作目录</item>
		<item id="dialog_ID02">请选择工作的文件夹</item>
		<item id="dialog_ID03">提示</item>
		<item id="dialog_ID04">警告</item>
		<item id="dialog_ID05">错误</item>
		<item id="dialog_ID06">工程名不能为空，请重新输入.</item>
		<item id="dialog_ID07">顶层模块不能为空，请重新输入！</item>
		<item id="dialog_ID08">还没有增加源文件,请增加源文件！</item>
		<item id="dialog_ID09">工作目录已存在,是否要覆盖?</item>
		<item id="dialog_ID10">您所设置的路径中没有可运行的XST！</item>
		<item id="dialog_ID11">设置xst目录</item>
		<item id="dialog_ID12">请选择xst文件夹</item>
		<item id="dialog_ID18">主程序没有连接上！</item>
		<item id="dialog_ID19">已完成</item>
		<item id="dialog_ID20">RTL综合失败!</item>
		<item id="dialog_ID21">正在运行RTL综合，请等待...</item>
		<item id="dialog_ID22">开始RTL综合...</item>
		<item id="dialog_ID24">请确认您是否安装ISE！或通过配置XST的运行目录来解决该问题!</item>
		<item id="dialog_ID25">Info: RTL综合已完成，开始加载目标器件...</item>
		<item id="dialog_ID26">所导入的源文件中没有模块，请检查源文件！</item>
		<item id="dialog_ID27">疑问</item>
		<item id="dialog_ID28">正在读入EDIF文件...</item>
		<item id="dialog_ID29">读入EDIF文件出错</item>
		<item id="dialog_ID30">生成位流文件...</item>
		<item id="dialog_ID31">设置工作目录和输出目录</item>
		<item id="dialog_ID32">输出目录不能为空!</item>
		<item id="dialog_ID33">名字中不支持特殊字符，如'#$%^</item>
		<item id="dialog_ID34">增加网表文件到项目</item>
		<item id="dialog_ID35">网表文件的目标器件</item>
		<item id="dialog_ID36">请加入网表文件</item>
		<item id="dialog_ID37">增加源文件到项目中。</item>
		<item id="dialog_ID38">至少增加一个源文件!</item>
		<item id="dialog_ID39">LUT输入数的有效范围为2到6，默认值为4。</item>
		<item id="dialog_ID40">ratio参数的有效范围为1到100，默认值为100。</item>
		<item id="dialog_ID41">iob_dff参数的有效范围为0到100，默认为25。</item>
		<item id="dialog_ID42">时序分析中</item>
		<item id="dialog_ID43">正在分析第 </item>
		<item id="dialog_ID44"> 条路径（共 </item>
		<item id="dialog_ID45"> 条路径）</item>
		<item id="dialog_ID46">文件为只读，不能保存！</item>
		<item id="dialog_ID47">内容已改变，是否保存更改？</item>
		<item id="dialog_ID48">正在打开约束编辑器。。。</item>
		<item id="dialog_ID49">运行</item>
		<item id="dialog_ID50">选择端口位置</item>
		<item id="dialog_ID51">你确认要清除所有约束吗？</item>
		<item id="dialog_ID52">进度信息</item>
		<item id="dialog_ID53">原理图 第%s页 共%s页</item>
		<item id="dialog_ID54">本功能在本版本中未提供，请向飘石科技垂询正式版本 </item>
		<item id="dialog_ID90">当前目标器件暂不支持本功能！ </item>
		<item id="dialog_ID91">本版本为评估版本，比特流生成及下载将调用Xilinx ISE工具完成 </item>
		<item id="dialog_ID95">您确定要重新运行整个流程吗 ?</item>
		<item id="dialog_ID201">文件搜索</item>
		<item id="dialog_ID202">文件类型 : </item>
		<item id="dialog_ID203">起始目录 : </item>
		<item id="dialog_ID204">搜索子目录</item>
		<item id="dialog_ID205">开始搜索</item>
		<item id="dialog_ID206">设置</item>
		<item id="dialog_ID207">搜索结果</item>
		<item id="dialog_ID208">共匹配到 %d 个文件</item>
		<item id="dialog_ID209">选择文件...</item>
		<item id="dialog_ID210">搜索目录...</item>
		<item id="dialog_ID300">内容已修改，你确认丢弃所有改动吗? </item>
		<item id="dialog_ID305">请选择目标器件</item>
	</dialogClass>
	<!-- For 'editor' -->
	<editorClass>
		<item id="editor_ID01">空的工程</item>
		<item id="editor_ID02">运行Log</item>
		<item id="editor_ID03">布局报告</item>
		<item id="editor_ID04">逻辑网表</item>
		<item id="editor_ID05">布局后的网表</item>
		<item id="editor_ID06">资源利用报告</item>
		<item id="editor_ID08">RTL综合报告</item>
		<item id="editor_ID09">EDIF文件</item>
		<item id="editor_ID10">服务器套接字关闭\n</item>
		<item id="editor_ID11">Info: 打开工程</item>
		<item id="editor_ID11A">Info: 完成</item>
		<item id="editor_ID12">布线后的XDL</item>
		<item id="editor_ID13">顶层模块设置</item>
		<item id="editor_ID14">模块名：</item>
		<item id="editor_ID15">映射组装后的XDL</item>
		<item id="editor_ID16">布局后的XDL</item>
		<item id="editor_ID17">DRC报告</item>
		<item id="editor_ID18">位流文件</item>
		<item id="editor_ID19">映射组装后的网表</item>
		<item id="editor_ID20">综合结果网表</item>
		<item id="editor_ID21">布线后的网表</item>
		<item id="editor_ID22">映射组装后的SDF </item>
		<item id="editor_ID23">布局后的SDF </item>
		<item id="editor_ID24">布线后的SDF </item>
		<item id="editor_ID25">新宋体</item>
		<item id="editor_ID26">DejaVu Sans Mono</item>
		<item id="editor_ID30">布线资源报告</item>
		<item id="editor_ID31">下载/编程</item>
		<item id="editor_ID32">VIO调试</item>
		<item id="editor_ID33">内嵌VLA调试</item>
		<item id="editor_ID34">布线热力图</item>
		<item id="editor_ID40">综合时序报告</item>
		<item id="editor_ID41">组装时序报告</item>
		<item id="editor_ID42">布局时序报告</item>
		<item id="editor_ID43">布线时序报告</item>
	</editorClass>
	<!-- For 'info' -->
	<infoClass>
		<item id="info_ID01">新建工程</item>
		<item id="info_ID02">工程属性</item>
		<item id="info_ID03">源文件</item>
		<item id="info_ID04">绝对路经</item>
		<item id="info_ID05">实现设置</item>
		<item id="info_ID06">配置综合工具</item>
		<item id="info_ID07">使用Xilinx ISE</item>
		<item id="info_ID09">控制台</item>
		<item id="info_ID11">Info: 新建工程...</item>
		<item id="info_ID12">Info: 完成</item>
		<item id="info_ID13">例如：</item>
		<item id="info_ID15">输出文件</item>
		<item id="info_ID16">添加约束</item>
		<item id="info_ID17">【相关命令】ta.set ta.report</item>
		<item id="info_ID18">Info: ****** 应用户请求中断处理过程！ ******</item>
		<item id="info_ID19">Info: 回滚设计状态... </item>
		<item id="info_ID20">Info: 完成设计状态回滚 </item>
		<item id="info_ID21">========== 新建工程 ===========</item>
		<item id="info_ID22">======== 工程属性变更 =========</item>
		<item id="info_ID23">========== 打开工程 ===========</item>
		<item id="info_ID24">===============================</item>
		<item id="info_ID30">工程文件</item>
		<item id="info_ID31">所在目录</item>
		<item id="info_ID32">打开其它工程 : </item>
	</infoClass>
		<!-- For 'ta' -->
	<taClass>
		<item id="ta_ID01">时序报告类型</item>
		<item id="ta_ID02">报告未加约束IO与寄存器之间路径</item>
		<item id="ta_ID03">报告跨时钟域路径</item>
		<item id="ta_ID04">报告物理层次中的时序节点</item>
		<item id="ta_ID05">动态截断组合回路</item>
		<item id="ta_ID06">报告用户层次模块上的时序节点</item>
		<item id="ta_ID07">报告的最大路径数目</item>
		<item id="ta_ID08">每个检查点上报告的最大路径数目</item>
		<item id="ta_ID08A">从每个路径起始点可报告的最大路径数目</item>
		<item id="ta_ID09">时序报告选项</item>
		<item id="ta_ID10">优化未加约束IO到时钟的路径</item>
		<item id="ta_ID11">优化时钟到未加约束IO的路径</item>
		<item id="ta_ID12">处理跨时钟域路径</item>
		<item id="ta_ID13">保持设计的层次</item>
		<item id="ta_ID14">处理未加约束IO与寄存器之间的路径</item>
		<item id="ta_ID15">时序分析优化</item>
		<item id="ta_ID16">时序分析/优化类型</item>
		<item id="ta_ID17">运行时序分析前，首先要增加时序约束。是否现在增加？</item>
		<item id="ta_ID18">增加约束前，首先要读入设计。是否现在读入？</item>
		<item id="ta_ID19">处理异步set/reset-to-output路径</item>
		<item id="ta_ID20">寄存器上电初值</item>
		<item id="ta_ID25">报告最小脉冲宽度</item>
		<item id="ta_ID30">自动生成时钟的命名风格</item>
		<item id="ta_ID31">其它设置</item>
	</taClass>
	<saEditorClass>
		<item id="soEditor_ID01">保存</item>
		<item id="soEditor_ID02">撤销</item>
		<item id="soEditor_ID03">重做</item>
		<item id="soEditor_ID04">查找/替换</item>
		<item id="soEditor_ID05">查找：</item>
		<item id="soEditor_ID06">替换为：</item>
		<item id="soEditor_ID07">方向</item>
		<item id="soEditor_ID08">前进</item>
		<item id="soEditor_ID09">后退</item>
		<item id="soEditor_ID10">选项</item>
		<item id="soEditor_ID11">区分大小写</item>
		<item id="soEditor_ID12">整个字</item>
		<item id="soEditor_ID13">正则表达式</item>
		<item id="soEditor_ID14">查找</item>
		<item id="soEditor_ID15">替换</item>
		<item id="soEditor_ID16">关闭</item>
	</saEditorClass>
	<bitGenClass>
		<item id="bitGen_ID01">
#=========oOOOo===========oOOOo==========
# 生成位流(Bitstream)
#========================================</item>
		<item id="bitGen_ID02">Info:   DRC检查...</item>
		<item id="bitGen_ID03">Info:   生成位流文件...</item>
		<item id="bitGen_ID04">Info: 完成位流生成.</item>
		<item id="bitGen_ID05">Info: 进行位流生成...</item>
		<item id="bitGen_ID06">ERROR: bitGen错误，详细信息请查看文件。</item>
	</bitGenClass>
	<!-- For 'application' -->
	<appClass>
		<item id="app_ID01">HqFpga</item>
		<item id="header">
<![CDATA[
==========oOOOo===========================================oOOOo==========
=  HqFpga(TM) 版本%s Build %s
=  通用FPGA平台化解决方案
=  北京飘石科技有限公司 (www.uptops-dt.com)                _@)
 _________________________________________________________/ (
<_________________________________________________________  {}@8@@8@(*)
                                                          \_(
=  版权所有 (c) 2007-2010 UDT, Inc. 飘石科技                @)
=  保留一切权利.
=========================================================================
]]></item>
	</appClass>
</root>